

(19) 日本国特許庁 (J P) (12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2003-218383
(P2003-218383A)
(43) 公開日 平成15年7月31日 (2003.7.31)

(51) Int. Cl. ⁷	識別記号	F I	チーエー・ドット (参考)
H 01 L 33/00	21/3005	H 01 L 33/00	A 5 F 0 0 4
			N 5 F 0 4 1

審査請求 未請求 請求項の数 19 O L (全 11 頁)


(21) 出願番号	特開2002-10571 (P2002-10571)	(71) 出願人	000003078 株式会社東芝
(22) 出願日	平成14年1月18日 (2002.1.18)	(72) 発明者	東京都区芝罘一丁目1番1号 杉山 仁 神奈川県横浜市幸区小向東芝町1番地 株 式会社東芝マイクroeレトロニクスセン ター内 (74) 代理人 100058479 弁護士 錦江 武彦 (外6名)
		最終頁に続く	

(54) 発明の名称 半導体発光素子及びその製造方法

(57) 【要約】

【課題】 光取り出し面における光の全反射の影響で光取り出し効率が低下することを防止することができ、光取り出し効率の向上をはかる。

【解決手段】 化合物半導体基板上に発光層を含む半導体多層膜を積層し、基板と反対側の面から光を取り出す半導体発光素子の製造方法において、半導体多層膜の最上層である電流拡散層15上に、ポリスチレン (PS) とポリメタクリル酸メチル (PMMA) で構成されたブロックポリマーを溶解した溶液を塗布してマスク材料層31を形成した後、マスク材料層31に対してアニール処理を施すことによりブロックポリマーを相分離し、次いでCF₄を用いたRIEによりエッチングすることによりPSのパターン32を形成し、しかる後PSのパターン32をマスクにして光取り出し面の電流拡散層15をエッチングすることにより、該光取り出し面に微小凹凸を形成する。



【特許請求の範囲】

【請求項1】 基板上に発光層を含む半導体多層膜を積層してなる半導体発光素子において、前記発光層からの光を外側に取り出すための光取り出し面に大きな異なる微小凹凸が形成され、該凹凸における凸部は半球形状であり、該凸部のほぼ全体は、高さhが100nm以上、底辺の長さdが10～500nmの分布となっていることを特徴とする半導体発光素子。

【請求項2】 基板に発光層を含む半導体多層膜を積層し、基板と反対側の面から光を取り出す半導体発光素子において、前記半導体多層膜の光取り出し面に大きな異なる微小凹凸が形成され、該凹凸における凸部は半球形状であり、該凸部のほぼ全体は、高さhが100nm以上、底辺の長さdが10～500nmの分布となっていることを特徴とする半導体発光素子。

【請求項3】 前記凸部は、頂角が20～80度の三角形状であることを特徴とする請求項1又は2記載の半導体発光素子。

【請求項4】 前記凸部は、頂部に前記光取り出し面の材料とは異なる材料からなる微小透明部を有することを特徴とする請求項1～3の何れかに記載の半導体発光素子。

【請求項5】 前記凸部は、頂部が平坦に加工されていることを特徴とする1～3の何れかに記載の半導体発光素子。

【請求項6】 前記凸部は頂部が平坦に加工され、該頂部平坦面上に前記光取り出し面の材料とは異なる材料からなる微小透明部を有することを特徴とする請求項1～3の何れかに記載の半導体発光素子。

【請求項7】 前記光取り出し面は電流拡散層であり、前記凹凸は電流拡散層上の電極及び配線を形成した部分以外の面に形成されていることを特徴とする請求項2記載の半導体発光素子。

【請求項8】 前記光取り出し面の電極及び配線を形成した部分以外の面に透明な酸化物質又は窒化物が形成され、前記凹凸は前記酸化物質又は窒化物膜に形成されていることを特徴とする請求項1又は2記載の半導体発光素子。

【請求項9】 基板上に発光層を含む半導体多層膜を積層してなる半導体発光素子の製造方法において、前記発光層からの光を外側に取り出すための光取り出し面上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離したマスク材料層を用いて前記光取り出し面をエッチングすることにより、該光取り出し面に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

【請求項10】 基板上に発光層を含む半導体多層膜を積層してなる半導体発光素子の製造方法において、前記発光層からの光を外側に取り出すための光取り出し面上に酸化物質又は窒化物からなる透明膜を形成する工程と、前記透明膜上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離した状態に応じて前記マスク材料層にパターンを形成する工程と、前記マスク材料層に形成されたパターンをマスクにして前記透明膜をエッチングすることにより、該透明膜に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

層してなる半導体発光素子の製造方法において、前記発光層からの光を外側に取り出すための光取り出し面上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離した状態に応じて前記マスク材料層にパターンを形成する工程と、前記マスク材料層に形成されたパターンをマスクにして前記光取り出し面をエッチングすることにより、該光取り出し面に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

【請求項11】 基板上に発光層を含む半導体多層膜を積層し、基板と反対側の面から光を取り出す半導体発光素子の製造方法において、前記半導体多層膜の光取り出し面上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離した状態に応じて前記マスク材料層にパターンを形成する工程と、前記マスク材料層に形成されたパターンをマスクにして前記光取り出し面をエッチングすることにより、該光取り出し面に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

【請求項12】 基板上に発光層を含む半導体多層膜を積層してなる半導体発光素子の製造方法において、前記発光層からの光を外側に取り出すための光取り出し面上に酸化物質又は窒化物からなる透明膜を形成する工程と、前記透明膜上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離した状態に応じて前記マスク材料層にパターンを形成する工程と、前記マスク材料層に形成されたパターンをマスクにして前記透明膜をエッチングすることにより、該透明膜に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

【請求項13】 基板上に発光層を含む半導体多層膜を積層し、基板と反対側の面から光を取り出す半導体発光素子の製造方法において、前記半導体多層膜の光取り出し面上に酸化物質又は窒化物からなる透明膜を形成する工程と、前記透明膜上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離した状態に応じて前記マスク材料層にパターンを形成する工程と、前記マスク材料層に形成されたパターンをマスクにして前記透明膜をエッチングすることにより、該透明膜に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

【請求項14】 基板上に発光層を含む半導体多層膜を積層し、基板と反対側の面から光を取り出す半導体発光素子の製造方法において、前記半導体多層膜の光取り出し面上に酸化物質又は窒化物からなる透明膜を形成する工程と、前記透明膜上にブロックポリマーを溶解した溶液を塗布してマスク材料層を形成する工程と、前記マスク材料層に対してアニール処理を施すことにより前記ブロックポリマーを相分離する工程と、前記相分離した状態に応じて前記マスク材料層にパターンを形成する工程と、前記マスク材料層に形成されたパターンをマスクにして前記透明膜をエッチングすることにより、該透明膜に微小凹凸を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

此

【請求項14】前記ブロックポリマーとして、芳香環含有ポリマー鎖とアクリル系ポリマー鎖から構成される材料を用いたことを特徴とする請求項9～13の何れかに記載の半導体発光素子の製造方法。

【備考事項15】前記ブロックポリマーはポリスチレンとポリメタクリル酸メチルから構成され、前記アニール処理によりブロックポリマーをポリスチレンとポリメタクリル酸メチルに相分離した後、エッチング処理によりポリスチレンのバターの層を残すことを特徴とする請求項14記載の半導体発光素子の製造方法。

【請求項16】前記プロックコポリマーはポリスチレンとポリメタクリル酸メチルから構成され、前記アニール処
理によりプロックコポリマーをポリスチレンとポリメ
タクリル酸メチルに相分離した後、電子線の照射、現像、リ
ソング処理によりポリスチレンのパターンを露すことを特
徴とする請求項14記載の半導体発光素子の製造方法。

【請求項17】前記ブロックポリマーとして、芳香環含有ポリマー鎖と脂肪族二重結合ポリマー鎖から構成される材料を用いたことを特徴とする請求項9～13の何れかに記載の半導体発光素子の製造方法。

【請求項18】前記ブロックポリマーはポリスチレンとポリイソブレンで構成され、前記アニール処理によりブロックポリマーをポリスチレンとポリイソブレンに相分離した後、オゾン処理によりポリスチレンのバターンを致すことを特徴とする請求項17記載の半導体発光素子の製造方法。

【請求項19】前記マスク材料層に形成されたパターンをマスクにして前記光取り出し面をエッチングする工程として、RIEによるドライエッチング或いはウェットエッチングを行うことを特徴とする請求項10～13の何れかに記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【0001】

【発明の図する技術分野】本発明は、発光ダイオード（LED）や半導体レーザー（LD）等の半導体発光素子に隔わり、特に光取り出し面の粗面化をはかった半導体発光素子及びその製造方法に関する。

【0002】
【従来の技術】従来より、高輝度の発光ダイオードは、半導体基板の上にダブルヘテロ構造等からなる発光部を形成し、その上に電流拡散層を形成して構成される。この発光ダイオードを倒置型にてパッケージする場合、電流拡散層の上部は、素子保護のための透明樹脂で覆われた構造となっている。

【0003】この構造では、電流拡散層（屈折率：3.1～3.5）と透明樹脂（屈折率：1.5程度）との間の臨界角は25～29度となり、これより入射角が大きな光は全反射し、発光素子外部に放出される確率が著しく低下する。このため、異層に発生した光の取り出

し効率は20%程度になっているのが現状である。

【0004】なお、電流拡散層の表面を粗面化する方法是、合金で処理してチップ表面を粗面化する方法が知られており、硫酸、過酸化水素、若しくはこれらの現用液を用いた粗面化処理（特開2000-299494号、特開4-354382号公報）しかしながら、これらの方法では、基板の結晶性の影響を受け、露出面方位により粗面化できる面とできない面が生ずる。このため、常にチップ上面が粗面化できるとは限らず、光取り出し効率の向上に制約があり、高効率化が困難であった。

【0005】
【発明の解決しようとする課題】このように従来、鏡面型【透明導電膜を有する光ダイオードにおいては、境界面を透過して半導体多層膜の最上層と透明図層との境界で、界面に斜め方向から入射する光が全反射し、光取り出し効率が低下するという問題があった。また、この問題は境界角が低くなるという問題であった。

【0006】本発明は、上記事情を考慮して成されたもので、その目的とするところは、光取り出し面における光の全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかり得る半導体発光素子及びその製造方法を提供することにある。

【0007】
【課題を解決するための手段】（構成）上記課題を解決するために本発明は次のような構成を採用している。

【0008】即ち本発明は、基板上に発光層を含む半導体本多層膜を積層してなる半導体発光素子において、前記半導体発光層の光を外部に取り出すための光取り出し面に、大ささの異なる微小凹凸が形成され、該凹凸における凸部は雄体形状であり、該凸部のほぼ全体は、高さ h が1000nm以上、底辺の長さ d が10〜500nmの分布となっていることを特徴とする。

[illegible]

【0010】（作用）本発明によれば、上記のように構成された微小凹凸を光取り出し面に形成することにより、光取り出し面における光の全反射の影響で光取り出し効率が低下することを防止することができ、光取り出し面の向上をはかることが可能となる。また、半導体結晶内部での多重反射による内部吸収損失を小さくでき、温度上昇が極めて小さい発光素子を実現することができ、

る。また、光取り出し面に対してブロックポリマーを用いた粗面化処理を行うことにより、下地の結晶方位に依存することなく、微小凹凸を均一に形成することが可能となる。

【0011】

【発明の実施の形態】以下、本発明の詳細を図示の実施形態によって説明する。

【0012】（第1の実施形態）図1は、本発明の第1の実施形態に係るLEDの素子構造を示す断面図である。

【0013】図中10はn型のGaP基板であり、この基板10上にn型InPクラッド層11、InGaAs活性層12、p型InAlPクラッド層13等を含むベータ層構造14が形成され、その上にp型のGaPや電圧降下層15が形成されている。電流拡散層15の上部電極（上部電極）16が形成され、基板10の裏面側にはn側電極（下部電極）17が形成され、活性層12における発光光は、電流拡散層15の電極16を形成していない面から取り出さるようになっている。

【0014】これまでの基本構成は従来素子と実質的に同じであるが、これに加えて本実施形態では、電流放散部15の電極16を形成している露出表面に微小凹凸18が形成される。この微小凹凸18は、後述する図2(a)に示すような形状となっている。なお、図2における、aは微小凹凸18における凸部の高さ、dは凸部の底辺長さ(幅)を示している。

【0015】ここで、凸部の断面形状は三角錐形状であり、この凸部の幅dは10～500nm、高さhは100nm以上の分布、頂角は25～80度の範囲であって、また、光取り出し効率向上の効果が十分に認められた。また、その形状の素子内における、例えば幅100±50nm、高さ200±100nmの範囲であった（素子内の幅の分布は50%、高さの分布は50%）。

【0016】また、微小凹凸18の形状は図2(a)に示す形状に限らず、図2(b)に示すように凸部の先端に微小透明部が残ったものでもよく、図2(c)に示すように凸部の先端部が平坦に加工されたものであってもよい。さらに、図2(d)に示すように、凸部の先端部が平坦に加工されると共にその部分に微小透明部が残ったものであってもよい。

【0017】次に、本実施形態のLEDの製造工程について説明する。

【0018】まず、図3(a)に示すように、 n -Gaを基板10上に、ヘテロ構造部14と電流拡散層15をエピタキシャル成長させ、電流拡散層15の一部にp型電阻層16を形成し、基板10の裏面側にn型電極17を形成する。こままでの工程は従来方法と基本的に同様である。

【0019】次に、図3(a)に示す基板に対し、図3(b)に示すように、ブロックポリマーを溶剤に溶解した溶液をスピコンで回転数2500rpmで塗布した後、110℃、90秒でアブリクして溶剤を気化すると、110℃、5分で材料131を形成できる。ここで、ブロックポリマーはポリスチレン(PS)とポリメタクリル酸メチル(PMMA)で構成されている。続いて、窒素雰囲気中で210℃、4時間のアニールを行なった。ブロックポリマーのPSとPMMAの相分比を行

【0020】次いで、相分離したブロックポリマーを付基基を、CF₄・3Oscm、圧力1.33Pa、パワー100WでRIEすることにより、相分離した膜のPSとPMMAをエッチングする。このとき、PSとPMMAのエッチング速度差によりPMMAが選択的にエッチングされるため、図3(c)に示すように、PSのパターン32が残り、

【0021】次いで、図3(d)に示すように、PSのハタケン32をマスクにして、 $BCl_3 = 2.3 \text{ sccm}$ 、 $N_2 = 7 \text{ sccm}$ のガスを用い、圧力0.2 Pa、パワー50 Wの条件下で約10秒がけPRIEすると、電流は図115の表面に微細な凹凸パターンが形成される。この代りに、 $BCl_3 = 8 \text{ sccm}$ 、 $Cl_2 = 5 \text{ sccm}$ 、 $Ar = 3.7 \text{ sccm}$ のガスで、圧力0.2 Pa、パワー500 Wの条件下で約10秒がけPRIEしてもよい。この後、O₂アークにより残ったPSを除去することにより、前記図11に示す構造が得られる。

【0022】本発明の形態では、上記したようなブロックコポリマーを用いた処理により、光取り出し面に、凸部の底辺の長さが100〜50nm程度、高さが200±100nm程度の三角錐形状の微小凸部を均一性良く形成することができた。また、凸部の頂角は20〜40度であった。そして、このような微小凸部の存在により、光取り出し面における入射角が大きくなっても光を外部に光取り出すことが可能となり、透明樹脂にて封止した場合であっても光取り出し効率の向上をはかることができる。

【0023】本発明者らの実験によれば、微小凹凸における凸部の高さ $h=1.00\text{nm}$ で約1.3倍、 $h=2.0\text{nm}$ で約1.5倍の光取り出し効率の向上が確認された。また、光取り出し効率の向上効果は、凸部の高さが 1.00nm 以上で有意差(1割以上の向上)が認められ、高さ h が 2.00nm を越えると1.5倍から1.6倍になりそれ以上は殆ど変わらなかった。また、凸部の範囲は $1.0\sim5.0\text{nm}$ の範囲であれば、光取り出し効率向上の効果は十分に認められた。

【0024】なお、微小凹凸に関して、必ずしも凹凸の全てが上記の条件に入っている必要はなく、大部分(例えば90%以上)が上記の条件を満足するものであれば、上記の条件が得られる。さらに、上記のような微小凹凸

はブロックコポリマーを用いた処理によって初めて得られるものであり、従来の粗面加工やエッチング加工では到底得られないものであった。E Bのような微細化リソグラフィ技術を用いば上記の微小凹凸を作成することも可能ではあるが、大幅なコストアップに伴うものも、本実施形態のようにポリマーを用いた形成方法で面に作る方法が現実的である。

【0025】また、ドライエッチング速度の差が大きい典型的なブロックコポリマーは、芳香環含有ポリマー類とアクリル系ポリマー類とを含有するものである。芳香環含有ポリマー類の中には、ヒルナフタレン、スチレン及びこれらの誘導体から選択される少なくとも1種のモノマーを重合することにより合成されたポリマー類が含まれる。アクリル系ポリマー類の例には、アクリル酸、メタクリル酸、クロトン酸及びこれらの誘導体から選択される少なくとも1種のモノマーを重合することにより合成されたポリマー類が含まれる。典型的なものとして、ポリスチレンとポリメタクリレートのプロックポリマーがあり、本実施形態ではこれを使用して

る。

【0026】このように本実施形態によれば、光取り出し面に微小凹凸を均一良く形成できるので、光取り出し面における光の全反射の影響で光取り出し効率が低下することを防止することができ、光取り出し効率の向上をはかることができる。また、LEDの高輝度化に寄与することができる。更に、単に短絡、腐蝕、過熱化水素若しくはこれらの混合液を用いて基板表面を粗面化する処理とは異なり、基板の面方位などに拘わらず微小凹凸を効果良く形成することができる。

【0027】また、光取り出し面に形成された微小凹凸により、従来では内部多重反射により活性層で再吸収された光も外部に取り出されるので、より高温で(〜100℃以上)の動作が可能になった。

【0028】(第2の実施形態) 本実施形態の特徴は、第1の実施形態におけるPSパターンの形成工程(図3(c))として、CF₄でR1Eする代わりにO₂でR1Eすることにある。

【0029】第1の実施形態と同様に、電流拡散層15上にブロックコポリマーのマスキング層31を形成し、ブロックコポリマーの相分離を行った後、O₂:30sc ca、圧力1.3・3Pa、パワー100WでR1Eすることにより、相分離した際のPSとPMMAをエッチングする。O₂でドライエッチングした場合、CF₄と比べ下地基板まで削ることはできないが、PS・PMMAマスキングのPMMAを比較的忠実に削り取ることができ、この後、第1の実施形態と同様のプロセスを行った。即ち、PSのパターン32をマスクにして、C1₁でR1Eすることにより、電流拡散層15の表面に微小凹凸パターンを形成した。この後、O₂アッシャーにより残ったPSを除去した。

【0038】その結果、光取り出し面である電流拡散層15の表面の電極、配線パターン以外の表面に、幅が100±50nm程度の分布で、高さが200±100nm程度の凹凸パターンを形成することができた。従って、第1の実施形態と同様の効果が得られる。なお、ブロックコポリマーにポリスチレン-ポリブタジエンの共重合体を用いても、同様のプロセスで同程度の凹凸が形成できた。

【0039】(第5の実施形態) 図4は、本発明の第5の実施形態に係わるLEDの製造工程を示す断面図である。なお、図3と同一部分には同一符号を付して、その詳しい説明は省略する。

【0040】本実施形態が、先に説明した第1の実施形態と異なる点は、電流拡散層の表面に微小凹凸を形成する代わりに、電流拡散層上に形成された透明層に微小凹凸を形成することにある。

【0041】まず、前記図3(a)に示す構造を作成した後に、図4(a)に示すように、電流拡散層15上にSiO₂膜、SiN_x膜、或いはTiO₂膜などの透明膜41をスパッタ或いはCVD法、或いは塗布法などで形成した。

【0042】次に、図4(b)に示すように、第1の実施形態と同様に、PSとPMMAからなるブロックコポリマーを溶剤に溶解した溶液を透明膜41上にスピンコートで塗布した後、アブリベークして溶剤を気化することにより、マスク材料層31を形成した。さらに、窒素雰囲気中でアニールを行い、ブロックコポリマーのPSとPMMAの相分離を行った。

【0043】次に、図4(c)に示すように、相分離したブロックコポリマー付き基板を、CF₄・CH₃F₃・C₂F₆・SF₆等のガス、圧力5〜10Pa、パワー100〜1000WでR1Eすることにより、PSのパターン32を形成すると共に、透明膜41にPSのパターン32を転写した。

【0044】その後、図4(d)に示すように、O₂アッシャーにより残ったPSを除去することにより、透明膜41の表面に微小凹凸を有する構造が得られた。この微小凹凸は、第1の実施形態と同様に、幅が100±50nm程度、高さが200±100nm程度で均一性の良いものであった。

【0045】なお、図4(d)に示す工程の後に、透明膜41のパターンをマスクにして第1の実施形態と同様に、電流拡散層15をエッチングし、HF、NH₄F等の酸液で透明膜41を除去することにより、第1の実施形態と同様に電流拡散層15の表面に微小凹凸を形成することができ、

【0046】このように本実施形態によれば、光取り出し面としての透明膜41又は電流拡散層15の表面に微小凹凸を均一良く形成できるので、光取り出し面における光の全反射の影響で光取り出し効率が低下するのを

防止することができる。従って、第1の実施形態と同様の効果が得られる。

【0047】(第6の実施形態) 図5は、本発明の第6の実施形態に係わるLEDの素子構造を示す断面図である。

【0048】図5(a)では、n型Ga_{0.5}N基板50上に、n型Ga_{0.5}Nバッファ層51、n型Ga_{0.5}Nクラッド層52、InGa_{0.5}N/GaNからなるMQW活性層53、p型AlGa_{0.5}Nキャップ層54、p型Ga_{0.5}Nコンタクト層55が成長形成され、コンタクト層55の一部にp側電極56が形成され、基板50の裏面にn側電極57が形成されている。そして、コンタクト層55の電極57を形成していない露出面に、第1〜第5の実施形態で説明したようなブロックコポリマーを用いた方法で微小凹凸55aが形成されている。

【0049】これは、基板50と反対側の面から光を取り出す方式(Junction Upタイプ)であり、光取り出し面であるコンタクト層55(必ずしもコンタクト層ではなくてもよく、誘電体膜でもよい)の表面に微小凹凸55aが均一良く形成されるため、光取り出し効率の向上をはかることができる。

【0050】図5(b)では、(a)と同様に、n型Ga_{0.5}N基板50上に各層51〜55を形成した後に、コンタクト層55上の全面にp側電極57が形成され、基板50の裏面側の一部にn側電極58が形成されている。そして、基板50の裏面側の電極58を形成していない露出面に、第1〜第5の実施形態で説明したような方法で微小凹凸50aが形成されている。

【0051】これは、基板50側から光を取り出す方式(Junction Downタイプ)であり、光取り出し面である基板50の表面に微小凹凸50aが均一良く形成されるため、光取り出し効率の向上をはかることができる。【0052】また、MQW活性層53から出た光は、各端面で反射され、上面の微小凹凸50aから取り出すことができ、チップ側面にある樹脂劣化を防止することができる。また、チップ側面にある樹脂劣化を防止することができ、長時間動作しても樹脂劣化が起こらない発光素子が実現できる。

【0053】(第7の実施形態) 図6は、本発明の第7の実施形態に係わるLEDの素子構造を示す断面図である。

【0054】図6(a)では、サファイア基板60上に、AlGa_{0.5}Nバッファ層61、n型Ga_{0.5}Nコンタクト層62、InGa_{0.5}N/GaNからなるMQW活性層63、p型AlGa_{0.5}Nキャップ層64、p型Ga_{0.5}Nコンタクト層65が成長形成され、コンタクト層65の上にITO等の透明電極66が形成されている。また、透明電極66からn型コンタクト層62の途中まで一部エッチング除去されている。

【0055】そして、透明電極66上の一部にはp側電

極67が形成され、露出したコンタクト層62の表面上にn側電極68が形成されている。さらに、透明電極66上の電極67を形成していない露出面上に、第1～第5の実施形態で説明したような方法で微小凹凸66aが形成されている。

【0056】これは、基板60と反対側の面から光を取り出す方式(Junction Upタイプ)であり、光取り出し面である透明電極66の表面上に微小凹凸66aが均一性良く形成されるため、光取り出し効率の向上をはかることができる。

【0057】図6(b)では、(a)と同様に、サブフィア基板60上に各層61～65を形成した後に、p型コンタクト層65からn型コンタクト層62の途中まで一部をエッチング除去した後に、p型コンタクト層65上の全面にp側電極67が形成され、n型コンタクト層62の露出面上にn側電極68が形成されている。そして、基板60の表面全体に、第1～第5の実施形態で説明したような方法で微小凹凸66aが形成されている。【0058】これは、基板60側から光を取り出す方式(Junction Downタイプ)であり、光取り出し面である基板60の表面に微小凹凸66aが均一性良く形成されるため、光取り出し効率の向上をはかることができる。

【0059】(第8の実施形態)図7は、本発明の第8の実施形態に係わるLEDの素子構造を示す断面図である。

【0060】p型GaP基板70上にp型GaPバンプ7層71が形成され、その上に、p型InGaP接層72、p型InAlPクラッド層73、InGaAlP活性層74、n型InAlPクラッド層75、n型InGaAlP電流拡散層76が形成されている。

【0061】電流拡散層75上の一部には、n型GaAsコンタクト層77、i型InAlPプロック層78、i型GaAsプロックカバ層79が形成され、その上にn側電極81が形成されている。また、基板70の裏面側にはp側電極82が形成されている。そして、電流拡散層75上の電極81が形成されていない露出表面には、第1～第5の実施形態と同様に、微小凹凸83が形成されている。

【0062】次に、本実施形態のLEDの製造方法について、図8を参照して説明する。

【0063】まず、図8(a)に示すように、n型GaAs基板90上に、n型GaAsバンプ7層91(厚さ0.5μm:キャリア濃度 $4 \times 10^{17} \text{cm}^{-3}$)、i型InGaAsエッチングストップ層92(厚さ0.2μm)、i型GaAsプロックカバ層79(厚さ0.1μm)、i型InAlPプロック層78(厚さ0.2μm)、n型InGaAsコンタクト層77(厚さ0.1μm:キャリア濃度 $1 \times 10^{18} \text{cm}^{-3}$)、n型InGaAlP電流拡散層76(厚さ1.5μm:キャリア濃度 $1 \times 10^{17} \text{cm}^{-3}$)、n型InAlPクラッド層75(厚

さ0.6μm:キャリア濃度 $4 \times 10^{17} \text{cm}^{-3}$)、InGaAlP-MQW活性層74(厚さ0.72μm:波長621nm)、p型InAlPクラッド層73(厚さ1μm:キャリア濃度 $4 \times 10^{17} \text{cm}^{-3}$)、p型InGaAs接層72(厚さ0.05μm:キャリア濃度 $3 \times 10^{18} \text{cm}^{-3}$)、n型InAlP電流拡散層95(厚さ0.15μm:キャリア濃度 $2 \times 10^{18} \text{cm}^{-3}$)を上記順に成長形成した。

【0064】次いで、図8(b)に示すように、キャリア層95を除去した後に、露出した接層72に、厚さ150μmのp型GaP基板70上にp型GaP層71(厚さ0.2μm:キャリア濃度 $3 \times 10^{18} \text{cm}^{-3}$)を成長した支持基板を接合する。続いて、GaAs基板90をエッチング除去し、さらにバンプ7層91及びエッチングストップ層92をエッチング除去する。

【0065】次いで、図8(c)に示すように、プロックカバ層79、プロック層78、コンタクト層77を電極パターンにエッチングした後に、プロックカバ層79上にn側電極81を形成する。さらに、基板70の裏面側にp側電極82を形成する。

【0066】このことで、光取り出し側の電極パターンは基本的に素子上面の中央部に円形に形成されているが、周辺部にも細いラインが形成されている。周辺部ではプロックカバ層79及びプロック層78は除去され、コンタクト層77が露出している。従って、n側電極81は、中央部ではプロックカバ層79及びプロック層78を介してコンタクト層77上に、周辺部ではコンタクト層77上に直接形成されている。また、p側電極82は基板70の裏面全面に形成してもよいが、n側電極81を形成していない部分直下の発光効率を高めるため

に、中央部を除いて4箇所それぞれ円形パターンに形成されている。

【0067】これ以降は、第1～第5の実施形態と同様に、プロックコポリマーを用いて電流拡散層76の表面に微小凹凸を形成することにより、前記図7に示す構造が得られることになる。

【0068】このように本実施形態においては、光取り出し面である電流拡散層76の電極81を形成していない面に微小凹凸83が均一性良く形成されるため、光取り出し効率の向上をはかることができる。従って、第1の実施形態と同様の効果が得られる。

【0069】(第9の実施形態)本実施形態は、SiO₂、SiNなどの酸化膜或いは窒化膜をマスクにして、下の基板を加工する方法である。

【0070】まず、図9(a)に示すように、前記図7のO₂膜であるSOG膜91を膜厚0.1μmスピン塗布で形成し、その上に第1の実施形態と同様にポリマー2を形成し、層分離を行う。その後、O₂ = 30sec、圧力1.3Pa、パワー100Wの条件で約30秒だけR

IEすることにより、ポリマーパターンを形成する。

【0071】次いで、ポリマーパターンをマスクに用い、SOG膜91をCF₄ = 30sec、圧力1.3Pa、パワー100Wの条件で約100秒だけRIEし、図9(b)に示すようにSOGパターンを形成する。

【0072】次いで、BCl₃ = 8sec、Cl₂ = 5sec、Ar = 37sec、圧力0.2Pa、パワー500Wの条件で約100秒だけRIEし、図9(c)に示すように、InGaAlP電流拡散層76の表面に、幅50μm、高さ100～500nmの縦細な三角錐形状の微小凹凸83を形成する。このとき、三角錐形状の頂点にはSOG(酸化膜)91が残っているが、残っていないことで効果は同じである。

【0073】本実施形態では、InGaAlP電流拡散層76の表面に、微小凹凸の凸部として、幅100±50nm、高さ200±100nmの三角錐形状を均一に形成することができた。図10は、この微小凹凸を示す電子顕微鏡写真である。

【0074】(第10の実施形態)本実施形態は、前記図9の場合から更に多層レジスト方式を適用して下の基板を加工する方法である。

【0075】まず、図11(a)に示すように、InGaAlP電流拡散層76上に下層用のレジスト(ポジ型ノックレジスト)のレジストには感光剤が欠けていなくなるとよい)95を膜厚1.0μmで塗布し、その上に前記図9と同様にSOG膜91及びポリマー92を形成する。そして、ポリマー92の層分離を行った後に、O₂ = 30sec、圧力1.3Pa、パワー100Wの条件で約30秒だけRIEしることにより、ポリマーパターンを形成する。

【0076】次いで、前記図9と同様に、ポリマーパターンをマスクにSOG膜91をRIEし、続いて下層レジストをO₂ = 8sec、N₂ = 80sec、圧力2Pa、パワー300Wの条件でRIEすることにより、図11(b)に示すように、レジストパターンを形成する。

【0077】次いで、前記図9と同じ条件でInGaAlP電流拡散層76をRIEした後、O₂ アッシャーで層レジスト95を剥離することにより、図11(c)に示すように、InGaAlP電流拡散層76の表面に幅50～200nm、高さ100～500nmの縦細な三角錐形状の凹凸83を形成する。

【0078】本実施形態では、InGaAlP電流拡散層76の表面に、微小凹凸の凸部として、幅100±50nm、高さ300±150nmの三角錐形状を均一に形成することができた。

【0079】なお、本発明は上述した各実施形態に限定されるものではない。マスク材料層を形成するためのプロセスコポリマーは、芳香環含有ポリマー類とアクリル系ポリマー類から構成される材料、又は芳香環含有ポリマー類と脂肪族二重結合ポリマー類から構成される材料

に限定されるものではなく、相分離した状態で一方を覆括的に除去できるような材料であればよい。また、微小凹凸を形成する層は必ずしも電流拡散層や透明膜に限るものではなく、光取り出し側の最上層に位置しポリマーをマスクにエッチング加工できるものであればよい。

【0080】また、微小凹凸における凸部は必ずしも三角錐形状に限るのではなく、錐体形状であれば更なる形態を説明したものと同様の効果が得られる。また、電極が本発明の方法で形成されてもよい。さらに第1の実施形態では、上部電極、下部電極形成後の光取り出し表面に微小凹凸の三角錐形状を形成しているが、電極形成前に微小凹凸を形成してから電極を形成しても何らその効果が変わることなく、問題はない。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

【0081】

【発明の効果】以上詳述したように本発明によれば、光取り出し面にプロックコポリマーを用いて微小凹凸を形成することにより、光取り出し面に光の全反射の影響で光取り出し効率が低下することを防止することができ、光取り出し効率の向上をはかることができる。

【図面の簡単な説明】

【図1】第1の実施形態に係わるLEDの素子構造を示す断面図。

【図2】第1の実施形態における微小凹凸の状態を示す断面図。

【図3】第1の実施形態に係わるLEDの製造工程を示す断面図。

【図4】第5の実施形態に係わるLEDの製造工程を示す断面図。

【図5】第6の実施形態に係わるLEDの素子構造を示す断面図。

【図6】第7の実施形態に係わるLEDの素子構造を示す断面図。

【図7】第8の実施形態に係わるLEDの素子構造を示す断面図。

【図8】第8の実施形態に係わるLEDの製造工程を示す断面図。

【図9】第9の実施形態に係わるLEDの製造工程を示す断面図。

【図10】第9の実施形態における表面凹凸の様子を示す顕微鏡写真。

【図11】第10の実施形態に係わるLEDの製造工程を示す断面図。


【符号の説明】

10…n型GaP基板
11…n型InAlPクラッド層
12…InGaAlP活性層
13…p型InAlPクラッド層


14...ヘリ構造部
15...p型GaP電流拡散層
16...p側電極 (上部電極)
17...n側電極 (下部電極)

18...微小凹凸
31...マスク材料層
32...PSのバターン
41...透明膜


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】




(a)




(b)

【図8】




(a)



(b)

【図9】




(a)


(b)

(c)

【図10】



【図11】



フロントページの続き

(72)発明者	大橋 健一	(72)発明者	吉武 泰二
	神奈川県川崎市幸区小向東芝町1番地 株		神奈川県川崎市幸区小向東芝町1番地 株
	式会社東芝マイクロエレクトロニクスセン		式会社東芝マイクロエレクトロニクスセン
	ター内		ター内
(72)発明者	山下 敦子	(72)発明者	江頭 克
	神奈川県川崎市幸区小向東芝町1番地 株		神奈川県川崎市幸区小向東芝町1番地 株
	式会社東芝マイクロエレクトロニクスセン		式会社東芝マイクロエレクトロニクスセン
	ター内		ター内
(72)発明者	鷲塚 章一	(72)発明者	浅川 鋼児
	神奈川県川崎市幸区小向東芝町1番地 株		神奈川県川崎市幸区小向東芝町1番地 株
	式会社東芝マイクロエレクトロニクスセン		式会社東芝研究開発センター内
	ター内		藤本 明
(72)発明者	赤池 康彦	(72)発明者	神奈川県川崎市幸区小向東芝町1番地 株
	神奈川県川崎市幸区小向東芝町1番地 株		式会社東芝研究開発センター内
	式会社東芝マイクロエレクトロニクスセン		Fターム(参考) 5F004 AA16 DA01 DA11 DA25 DB19
	ター内		DB23 EA03 EB08
			5F041 AA03 CA04 CA05 CA12 CA13
			CA34 CA37 CA40 CA46 CA73
			CA74